



THE UNITED STATES PATENT AND TRADEMARK OFFICE

Inventor(s): Tae Heon LEE et al.

U.S. Serial No.: 09/687,048  
U.S. Filing Date: October 13, 2000  
Art Unit: 2811

Priority Claim: KR 99-44650  
Priority Date: October 15, 1999

Title of Invention: LEADFRAME AND SEMICONDUCTOR  
PACKAGE WITH IMPROVED SOLDER JOINT  
STRENGTH

Attorney Reference: 45475-00026

Box Missing Parts  
Assistant Commissioner for Patents  
Washington, D.C. 20231

CERTIFICATE OF MAILING BY EXPRESS MAIL

"EXPRESS MAIL" Mailing Label No.: ..... EL48716992US  
Date of Deposit: ..... March 21, 2001

I hereby certify that this paper, including the documents referred to therein,  
or fee is being deposited with the U.S. Postal Service "Express Mail Post  
Office to Addressee" service under 37 CFR § 1.10 on the date indicated  
above and is addressed to: Box Missing Parts

Assistant Commissioner for Patents  
Washington, D.C. 20231

Type or Print Name: Carla Elkins

Signature

Madam or Sir:

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Under the provisions of 35 U.S.C. § 119 Applicants hereby claim the priority of patent  
application No. KR 99-44650 as filed October 15, 1999.

PATENT

DOCKET NO. 45475-00026

Both priority applications are identified in the declaration of the above-identified application.

A certified copy of the priority document is filed herewith.

Applicants believe that no further information or documentation in support of these priority claims will be required.

Respectfully submitted,



Robert W. Mason  
Reg. No.: 42,848

JENKENS & GILCHRIST, P.C.  
1445 Ross Avenue, Suite 3200  
Dallas, Texas 75202-2799  
Telephone: 214-855-4500  
Facsimile: 214-855-4300

:sjm  
Enclosure



CERTIFIED COPY OF  
PRIORITY DOCUMENT



대한민국 특허청  
KOREAN INDUSTRIAL  
PROPERTY OFFICE


별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto  
is a true copy from the records of the Korean Industrial  
Property Office.

출원번호 : 특허출원 1999년 제 44650 호  
Application Number

출원년월일 : 1999년 10월 15일  
Date of Application


출원인 : 앰코 테크놀로지 코리아 주식회사  
Applicant(s)



2000 년 08 월 28 일

특 허 청

COMMISSIONER



【서류명】 출원인명의변경신고서  
【수신처】 특허청장  
【제출일자】 2000.05.02  
【구명의인】  
    【명칭】 아남반도체 주식회사  
    【출원인코드】 119980026719  
【신명의인】  
    【성명】 엠코 테크놀로지 코리아 주식회사  
    【출원인코드】 119990323911  
【대리인】  
    【성명】 주성민  
    【대리인코드】 919980005177  
【대리인】  
    【성명】 장수길  
    【대리인코드】 919980004828  
【사건의 표시】  
    【출원번호】 1019990044650  
    【출원일자】 1999.10.15  
    【발명(고안)의 명칭】 리드프레임 및 이를 이용한 반도체패키지  
【변경원인】 전부양도  
【취지】 특허법 제38조제4항·실용신안법 제20조·의장법 제24조 및  
상표법 제12조제1항의 규정에 의하여 위와 같이 신고합니다  
【수수료】 13000  
【첨부서류】 양도증(사본은 동일자로 제출되는 특허번호 제10-70556호  
의 권리의 이전등록신청서에 첨부된 것을 원용함(별첨 목록  
은 해당부분만 첨부))1통 기타 법령에서 정한 증명서류(양  
도인의 법인인감증명서-사본은 동일자로 제출되는 특허번호  
제10-70556호의 권리의 이전등록신청서에 첨부된 것을 원  
용함)1통 기타 법령에서 정한 증명서류(위임장-양도인의  
위임장-사본은 동일자로 제출되는 특허번호 제10-70556호의  
권리의 이전등록신청서에 첨부된 것을 원용함(별첨 목록은  
해당부분만 첨부))1통 기타 법령에서 정한 증명서류(위임  
장-양수인의 위임장-사본은 동일자로 제출되는 특허번호  
제10-70556호의 권리의 이전등록신청서에 첨부된 것을 원용  
함(별첨 목록은 해당부분만 첨부))1통

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0006
【제출일자】	1999. 10. 15
【국제특허분류】	H01L
【발명의 명칭】	리드프레임 및 이를 이용한 반도체패키지
【발명의 영문명칭】	leadframe and semiconductor package using it
【출원인】	
【명칭】	아남반도체주식회사
【출원인코드】	1-1998-002671-9
【대리인】	
【성명】	서만규
【대리인코드】	9-1998-000260-4
【포괄위임등록번호】	1999-045485-8
【대리인】	
【성명】	최용원
【대리인코드】	9-1998-000658-1
【포괄위임등록번호】	1999-045486-5
【발명자】	
【성명의 국문표기】	서무환
【성명의 영문표기】	SEO, Mu Hwan
【주민등록번호】	610308-1025814
【우편번호】	471-010
【주소】	경기도 구리시 인창동 건영아파트 105동 1102
【국적】	KR
【발명자】	
【성명의 국문표기】	이태헌
【성명의 영문표기】	LEE, Tae Heon
【주민등록번호】	590821-1551115
【우편번호】	471-010
【주소】	경기도 구리시 인창동 668-1 인창6단지 주공아파트 602동 1504
【국적】	KR

**【발명자】****【성명의 국문표기】**

정영석

**【성명의 영문표기】**

CHUNG, Young Suk

**【주민등록번호】**

611014-1558638

**【우편번호】**

137-063

**【주소】**

서울특별시 서초구 방배3동 경남아파트 7동 501호

**【국적】**

KR

**【취지】**

특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대  
리인  
규 (인) 대리인  
최용원 (인)

**【수수료】****【기본출원료】**

17 면 29,000 원

**【가산출원료】**

0 면 0 원

**【우선권주장료】**

0 건 0 원

**【심사청구료】**

0 항 0 원

**【합계】**

29,000 원

**【첨부서류】**

1. 요약서·명세서(도면)\_1통

**【요약서】****【요약】**

이 발명은 리드프레임 및 이를 이용한 반도체패키지에 관한 것으로, 반도체패키지와 마더보드 사이의 솔더 조인트력을 향상시키기 위해, 대략 판상의 프레임몸체와; 상기 프레임몸체 내측에 위치되어 반도체칩이 탑재되는 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와; 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와; 상기 다수의 내부리드 및 외부리드를 지지할 수 있도록 내부리드와 외부리드의 경계에 형성된 댐바로 이루어진 리드프레임에 있어서, 상기 칩탑재판의 각 변 중앙부 근처를 향하는 내부리드의 길이와, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이는 서로 다르게 형성된 것을 특징으로 하는 리드프레임 및 이를 이용한 반도체패키지.

**【대표도】**

도 3b

**【명세서】****【발명의 명칭】**

리드프레임 및 이를 이용한 반도체패키지{leadframe and semiconductor package using it}

**【도면의 간단한 설명】**

도1a는 종래의 리드프레임을 도시한 평면도이고, 도1b 및 도1c는 상기 리드프레임을 이용한 반도체패키지의 단면도 및 저면도이다.

도2는 본 발명에 의한 리드프레임을 도시한 평면도이다.

도3a 및 도3b는 도2의 리드프레임을 이용한 반도체패키지의 단면도 및 저면도이다.

도4는 본 발명의 다른 실시예인 반도체패키지를 도시한 저면도이다.

- 도면중 주요 부호에 대한 설명 -

100; 반도체패키지      2; 반도체칩

2a; 입출력패드      4; 칩탑재판

4h; 칩탑재판의 할프에칭부      6; 내부리드

6h; 내부리드의 할프에칭부      8; 도전성와이어

10; 패키지몸체      20; 리드프레임

22; 프레임몸체      24; 댄바

26; 외부리드      28; 타이바



**【발명의 상세한 설명】****【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <13> 본 발명은 리드프레임 및 이를 이용한 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지와 마더보드 사이의 솔더 조인트력을 향상시킬 수 있는 리드프레임 및 이를 이용한 반도체패키지에 관한 것이다.
- <14> 최근의 전자기기 예를 들면, 휴대폰, 셀룰러 폰, 노트북 등의 마더보드에는 많은 수의 반도체칩들이 패키징되어 최소시간내에 그것들이 다기능을 수행할 수 있도록 설계되는 동시에, 전자기기 자체가 초소형화 되어 가는 추세에 있다. 이에 따라 반도체칩이 고집적화됨은 물론, 이를 패키징한 반도체패키지의 크기도 축소되고 있으며, 또한 실장 밀도도 고밀도화되어 가고 있다.
- <15> 이러한 추세에 따라 최근에는 반도체칩의 전기적 신호를 마더보드로 전달해줌은 물론 마더보드(mother board) 상에서 일정한 형태로 지지되도록 하는 반도체패키지의 크기가 대략 1×1mm ~ 10×10mm 내외로 개발되고 있으며, 이러한 반도체패키지의 예로서 MLF(Micro LeadFrame)형 패키지 등이 알려져 있다.
- <16> 상기한 반도체패키지에 사용되는 통상적인 리드프레임(20')을 도1에 도시하였으며, 이를 간단히 설명하면 다음과 같다.
- <17> 먼저, 대략 판상의 프레임몸체(22)가 구비되고, 상기 프레임몸체(22)의 중앙에는 반도체칩이 탑재되는 칩탑재판(4)이 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 일정거리 이격된 채 다수의 내부리드(6)가 방사상으로 형성되어 있으며, 상기 내부리드(6)

중 적어도 2개에는 단부에 타이바(28)가 형성되어 상기 칩탑재판(4)과 연결되어 있다.

상기 내부리드(6)에 연장되어서는 다시 프레임몸체(22)에 연결되도록 외부리드(26)가 구비되어 있고, 상기 내부리드(6)와 외부리드(26) 사이에는 댐바(24)가 구비되어 있다.

<18> 도면중 미설명 부호 4h, 6h, 28h는 각각 칩탑재판(4), 내부리드(6) 및 타이바(28)에 형성된 할프에칭부를 나타낸다.

<19> 또한, 상기 리드프레임(20')에서 내부리드(6)의 길이는 모두 동일한 길이로 형성되어 있다.

<20> 한편, 상기 리드프레임(20')을 이용한 반도체패키지(100')의 구조를 도1b 및 도1c에 도시하였다.

<21> 도시된 바와 같이 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 저면에는 접착제로 칩탑재판(4)이 접착되어 있으며, 상기 칩탑재판(4)은 측면 둘레에 할프에칭부(4h)가 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 방사상으로 배열되어 있으며 칩탑재판(4)을 향하는 단부에 할프에칭부(도시되지 않음)가 형성된 다수의 내부리드(6)가 구비되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 도전성와이어(8)에 의해 서로 전기적으로 접속되어 있다. 계속해서 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6)는 봉지재로 봉지되어 소정의 패키지몸체(10)를 형성하고 있으며, 상기 칩탑재판(4), 내부리드(6) 및 타이바(28)의 저면은 패키지몸체(10) 저면으로 노출되어 있다.

<22> 상기와 같은 반도체패키지(100')는 차후 패키지몸체(10) 저면으로 노출된 내부리드(6)의 저면(랜드(land)라고도 함)이 솔더에 의해 마더보드에 용착된다.

<23> 그러나 이러한 구조의 리드프레임 또는 반도체패키지는 도1c에 도시된 바와 같이 패키지몸체(10)의 네모서리 근처에 형성된 내부리드와 내부리드의 간격이 일정 간격 G1을 어느 정도 유지하여야 하기 때문에, 나머지 모든 내부리드의 길이도 동일하게 디자인된 문제점이 있다. 상기와 같이 G1이 일정한 간격이 되도록 한 이유는 마더보드에 내부리드를 솔더로 용착시 상기 솔더에 의해 상기 G1 사이에 있는 내부리드끼리 서로 쇼트되는 현상을 억제하기 위함이지만, 나머지의 쇼트될 확률이 없는 내부리드의 길이도 모두 동일하게 형성됨으로써, 마더보드에 장착된 반도체패키지의 전체적인 솔더 조인트력이 저하되는 문제점이 있다.

【발명이 이루고자 하는 기술적 과제】

<24> 따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지와 마더보드 사이의 솔더 조인트력을 향상시킬 수 있는 리드프레임 및 이를 이용한 반도체패키지를 제공하는데 있다.

【발명의 구성 및 작용】

<25> 상기한 목적을 달성하기 위해 본 발명에 의한 리드프레임은 대략 판상의 프레임몸체와; 상기 프레임몸체 내측에 위치되어 반도체칩이 탑재되는 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와; 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와; 상기 다수의 내부리드 및 외부리드를 지지할 수 있도록 내부리드와 외부리드의 경계에 형성된 댐바로 이루어진 리드프레임에 있어서, 상기 칩탑재판의 각 변 중앙부 근처를 향하는 내부리드의 길이와, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이는 서로 다르게 형성된 것을 특징으로 한다.

- <26> 여기서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 크고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성될 수 있다.
- <27> 또한, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 작고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성될 수도 있다.
- <28> 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등을 봉지재로 봉지하되, 상기 칩탑재판 및 내부리드의 저면과 측면은 외부로 노출되도록 봉지하여 형성된 패키지몸체로 이루어진 반도체패키지에 있어서, 상기 칩탑재판의 각 변 중앙부 근처를 향하는 내부리드의 길이와, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이는 서로 다르게 형성된 것을 특징으로 한다.
- <29> 여기서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 크고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성될 수 있다.
- <30> 또한, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 작고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성될 수도 있다.

- <31>      상기와 같이 하여 본 발명에 의한 리드프레임 및 이를 이용한 반도체패키지에 의하면 마더보드와 접촉하는 내부리드의 길이(또는 면적)를 다양하게 변화시킴으로써 실장된 반도체패키지의 솔더 조인트력을 향상시킬 수 있게 된다.
- <32>      이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
- <33>      도2는 본 발명에 의한 리드프레임(20)을 도시한 평면도이다.
- <34>      도시된 바와 같이 대략 판상의 프레임몸체(22)가 구비되고, 상기 프레임몸체(22)의 중앙에는 반도체칩이 탑재되는 칩탑재판(4)이 형성되어 있다. 상기 칩탑재판(4)의 외주연에는 일정거리 이격된 채 다수의 내부리드(6)가 방사상으로 형성되어 있으며, 상기 내부리드(6)중 적어도 2개에는 단부에 타이바(28)가 형성되어 상기 칩탑재판(4)에 연결되어 있다. 상기 내부리드(6)에 연장되어서는 다시 프레임몸체(22)에 연결되도록 외부리드(26)가 구비되어 있고, 상기 내부리드(6)와 외부리드(26) 사이에는 봉지 공정중 봉지재가 외부리드(26)쪽으로 유출되지 않도록 댐바(24)가 구비되어 있다. 여기서 도면 부호 4h, 6h, 28h는 각각 칩탑재판(4), 내부리드(6) 및 타이바(28)에 형성된 할프에칭부를 나타내며 이러한 구성은 종래와 동일하다.
- <35>      단, 본 발명은 상기 칩탑재판(4)의 각 변 중앙부(4a) 근처를 향하는 내부리드(6a, 6b, 6c)의 길이와, 칩탑재판(4)의 각 모서리(4b, 4c) 근처를 향하는 내부리드(6d, 6e)의 길이가 서로 다르게 형성된 것이 특징이다.
- <36>      즉, 도2에 도시된 바와 같이 칩탑재판(4)의 한 변의 중앙부(4a) 근처를 향하는 내

부리드(6a,6b,6c)의 길이는 상기 변의 모서리(4b,4c) 근처를 향하는 내부리드(6d,6e)의 길이보다 길게 형성되어 있다. 이와 마찬가지로 상기 칩탑재판(4)의 다른 변을 향하는 내부리드도 상기와 같은 방법으로 형성되어 있다.

<37> 또한, 여기서 도시되어 있지는 않지만 상기 칩탑재판(4)의 한 변의 중앙부(4a) 근처를 향하는 내부리드(6a,6b,6c)의 길이는 상기 변의 단부인 모서리(4b,4c) 근처를 향하는 내부리드(6d,6e)의 길이보다 작게 형성될 수 있다. 이러한 경우는 MLF 패키지에 사용되는 대형 리드프레임일 경우에 사용함이 바람직하며, 그 이유는 하기에서 설명하기로 한다.

<38> 도3a 및 도3b는 도2의 리드프레임을 이용한 반도체패키지(100)의 단면도 및 저면도이다.

<39> 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되고, 상기 반도체칩(2)의 저면에 접착제로 칩탑재판(4)이 접착되어 있다. 상기 칩탑재판(4)의 외주연에는 일정거리 이격되어 다수의 내부리드(6)가 위치되어 있고, 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(6)는 도전성와이어(8)에 의해 전기적으로 접속되어 있다. 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(4) 및 내부리드(6) 등은 봉지재로 봉지되어 있되, 상기 칩탑재판(4) 및 내부리드(6)의 저면과 측면은 외부로 노출되도록 봉지하여 패키지몸체(10)가 형성되어 있다. 이와 같은 구조는 종래와 동일하다.

<40> 다만 본 발명은 상기 칩탑재판(4)의 각 변의 중앙부(4a) 근처를 향하는 내부리드(6a,6b,6c)의 길이와, 칩탑재판(4)의 각 모서리(4b,4c) 근처를 향하는 내부리드(6d,6e)의 길이가 서로 다르게 형성된 것이 특징이다.

<41> 즉, 도3b에 도시된 바와 같이 칩탑재판(4)의 한 변의 중앙부(4a) 근처를 향하는 내부리드(6a,6b,6c)의 길이는 상기 변의 단부인 모서리(4b,4c) 근처를 향하는 내부리드(6d,6e)의 길이보다 길게 형성되어 있다. 이와 마찬가지로 상기 칩탑재판(4)의 다른 변을 향하는 내부리드도 상기와 같은 방법으로 형성되어 있다.

<42> 또한, 도4에 도시된 바와 같이 상기 칩탑재판(4)의 한 변의 중앙부(4a) 근처를 향하는 내부리드(6a,6b,6c)의 길이는 상기 변의 단부인 모서리(4b,4c) 근처를 향하는 내부리드(6d,6e)의 길이보다 작게 형성될 수 있다. 이러한 경우는 MLF 패키지 외의 다른 대형 리드프레임일 경우에 사용함이 바람직하며, 그 이유는 대형 리드프레임을 사용한 패키지의 경우 그 패키지몸체의 모서리 부분에서 솔더 조인트력이 가장 약하기 때문에 이를 보강하기 위함이다.

<43> 이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위 내에서 여러 가지로 변형된 실시예도 가능할 것이다.

#### 【발명의 효과】

<44> 따라서 본 발명에 의한 리드프레임 및 이를 이용한 반도체패키지는 마더보드와 접촉하는 내부리드의 길이를 다양하게 변화시킴으로써 실장된 반도체패키지의 솔더 조인트력을 향상시킬 수 있게 된다.

**【특허청구범위】****【청구항 1】**

대략 판상의 프레임몸체와; 상기 프레임몸체 내측에 위치되어 반도체칩이 탑재되는 칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 방사상으로 형성된 다수의 내부리드와; 상기 내부리드에 연장되어 다시 프레임몸체에 연결되는 외부리드와; 상기 다수의 내부리드 및 외부리드를 지지할 수 있도록 내부리드와 외부리드의 경계에 형성된 댐바로 이루어진 리드프레임에 있어서,

상기 칩탑재판의 각 변 중앙부 근처를 향하는 내부리드의 길이와, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이는 서로 다르게 형성된 것을 특징으로 하는 리드프레임.

**【청구항 2】**

제1항에 있어서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 크고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성된 것을 특징으로 하는 리드프레임.

**【청구항 3】**

제1항에 있어서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 작고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성된 것을 특징으로 하는 리드프레임.

**【청구항 4】**

다수의 입출력패드가 형성된 반도체칩과; 상기 반도체칩의 저면에 접착제로 접착된



칩탑재판과; 상기 칩탑재판의 외주연에 일정거리 이격되어 형성된 다수의 내부리드와; 상기 반도체칩의 입출력패드와 내부리드를 전기적으로 접속하는 도전성와이어와; 상기 반도체칩, 도전성와이어, 칩탑재판 및 내부리드 등을 봉지재로 봉지하되, 상기 칩탑재판 및 내부리드의 저면과 측면은 외부로 노출되도록 봉지하여 형성된 패키지몸체로 이루어진 반도체패키지에 있어서,

상기 칩탑재판의 각 변 중앙부 근처를 향하는 내부리드의 길이와, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이는 서로 다르게 형성된 것을 특징으로 하는 반도체패키지.

**【청구항 5】**


제4항에 있어서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 크고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성된 것을 특징으로 하는 반도체패키지.

**【청구항 6】**


제4항에 있어서, 상기 내부리드의 길이는 칩탑재판의 각 변 중앙부 근처를 향하는 쪽이 가장 작고, 칩탑재판의 각 모서리 근처를 향하는 내부리드의 길이가 가장 작게 형성된 것을 특징으로 하는 반도체패키지.

## 【도면】


【도 1a】




【도 1b】




【도 1c】




【도 2】



【도 3a】



【도 3b】



【도 4】

